PADS Verify Design 관련
페이지 정보
본문
Verify Design으로 clearance connectivity 체크시 via 홀이 배선을 뚫고 지나갔는데도 오류가 안잡히는 경우가 있는데 혹시 세팅해야 하는 것이 있나요?
- 이전글PC 에 등록된 Font가 PADS Font list에 보이지 않는 현상 문의 26.05.21
- 다음글알레그로 brd 파일 pads 변환 방법 26.04.29
댓글목록
EDNC님의 댓글
EDNC 작성일
안녕하세요.
이디앤씨입니다.
일반적인 Verify Design에서의 Clearance Check는 아래 항목들과 같이 주로 객체 간의 외곽선(Edge) 간격을 검사합니다.
Pad edge to pad edge / Pad edge to inside corner of trace / SMD edge to pad edge / SMD edge to inside corner of trace / Acute angle between pad and trace
따라서 문의 주신 Via에 대한 Clearance 검사는 Latium Design Verification 항목을 선택하고 검증을 진행하시면 확인 가능합니다.
추가 설명이 필요하시다면, 02-2069-0099 (1 1)로 연락 부탁드립니다.
감사합니다.
